中國航空報訊：2018年11月，美國加州大學聖塔芭芭拉分校(UCSB)的研究人員發表了一篇關於CMOS相容石墨烯互聯通路的論文。繼這項研究工作後，該校於近期又提出了一種利用納米級摻雜多層石墨烯(DMG)互聯的方法， 該方法非常適用於積體電路的大規模生產。

在此前的20多年時間裡，人們多使用銅作為基礎材料製造電路基板互連。不過，這種金屬在縮小到納米尺度時電阻率的局限性增加。加州大學洛杉磯分校的研究人員表示，這種限制對價值5000億美元的半導體產業構成了根本性威脅。隨著全球市場對更智慧、更快、更輕、更經濟的技術和設備需求不斷擴張，石墨烯具備解決這一問題的潛力。該校電氣和電腦工程系教授Kaustav Banerjee表示， 當減小銅線的尺寸時，其電阻率會上升。電阻率本是一種不應該改變的材料特性，但在納米尺度上，材料的所有特性都會發生變化。

UCSB的研究團隊認為，他們已經找到了一種將石墨烯在互聯通路中實現應用的極具前景的方法。不過，由於目前研究工作仍在進行中，所以目前還遠沒有實現在製造過程中簡單地用石墨烯替代銅。因此，將材料從大學或其他實驗室測試環境中轉入大批量生產和廣泛應用，是必須克服的障礙。

Banerjee表示，半導體行業繼續向前發展的唯一方式是，人們能夠找到一種可將石墨烯直接合成到矽片上的方法。在電晶體製造完成後，後端的合成問題會凸顯——可能會面臨合成過程的熱預算難以超過500℃。

如果矽晶片在製造互聯通路的後端工藝期間過熱，則晶片上已經存在的其他元器件有可能被損壞，一些雜質可能開始擴散，從而改變電晶體的性能。

現在， 經過十多年的努力，Banerjee實驗室開發了一種創新的壓力輔助固相擴散方法，可以直接合成高品質的多層石墨烯，並且合成方法可與典型的標準工業流程相容，可用于集成到電路中進行大規模生產。這種方法，需要對兩種緊密接觸的材料施加壓力和溫度，使它們相互擴散。因此， 克服了存在損壞或將任何雜質擴散到晶片中其他元器件的問題，並能很好地保持電晶體完好性。

該方法的主要工藝步驟如下：UCSB的研究團隊首先將石墨形式的固相碳沉積到最適厚度的鎳金屬沉積層上。隨後，將石墨粉末在300℃溫度下加熱，並施加壓力致石墨內部結構崩解。鎳中碳的高擴散性使其能夠快速移動通過形成多個石墨烯層的金屬膜， 隨後碳原子在靠近電介質基板的金屬鎳另一表面上重新結合。

UCSB此項研究論文的主要作者Junkai Jiang表示，研究團隊已經能夠實現“通過優化鎳的厚度和其他工藝參數，準確的獲得理想的電介質表面石墨烯層數”。

“由於我們的工藝涉及的溫度相對較低，不會對晶片上集成的其他元器件構成損傷，包括電晶體，因此我們可以將互聯通路安全、正確地集成在晶片中。”Jiang表示。UCSB已經就其創新工藝提交了臨時專利，希望一次克服迄今為止阻止石墨烯取代銅作為電路互聯通路的某些障礙。

研究人員表示，目前面臨的主要挑戰仍然是讓類似英特爾公司這種每年依靠生產大量的晶片獲取巨額利潤的技術巨頭，逐步接受使用石墨烯替代銅的解決方案，並將其納入其製造過程。UCSB的Banerjee一直在與業界的合作夥伴進行談判，這些合作夥伴已經表現出對相容的石墨烯合成技術的認可，這可能為第一批進入主流半導體行業的2D材料鋪平道路。