訂閱電子報∣ 友善列印字體大小 文章分享-Facebook 文章分享-Plurk 文章分享-Twitter
【圖解】第3類半導體晶片怎麼做?基板難在哪?一次看懂生產流程
數位時代盧佳柔
獲取產業訊息零時差!立即訂閱電電公會電子報。

3類半導體由於造價昂貴及耐高壓、高頻等特性,主要用於國防、航太等領域,直到近年才因為技術進展、成本下降,應用到工業、汽車與消費性電子產業。這個極度精密、複雜的產業,究竟有哪些生產流程?

基板(Substrate):在黑盒子中製造長晶,難度最高

要生產出碳化矽(SiC)單晶(monocrystal或single crystal)基板,須從長晶(生長碳化矽單晶)做起,作法是將碳化矽粉體倒入長晶爐,在高溫且密閉的空間使其昇華,讓晶源粉末的蒸汽冷凝後,附著在碳化矽晶種上。

碳化矽的長晶完全是在「黑盒子中」製造,因為生產製造的過程中需要維持在高溫(大於2100℃)環境下運作,且須保持低壓、長時間穩定的狀態,這也意味著做出來的品質、成果會在最後一刻才揭曉答案。

因為看不到坩堝內碳化矽結晶的狀況,因此要控制得好,讓碳化矽的原子能適當排列並附著在起始的晶種上面,除了晶種本身的品質非常重要之外,熱場設計及坩堝材質等因素,都會影響基板品質的好壞 。

國立陽明交通大學國際半導體產業學院院長張翼指出,基板是一種純材料的技術,需要具備高溫熱力學的專業知識,不是買設備就可以自行製作,沒有一定程度的技術來源,很難做出品質好的基板,尤其是在完全密閉的空間裡進行,設計難度也相對比較高。

此外,與矽相比,碳化矽因材料特性使然,長晶速度與晶錠(或稱晶棒,Ingot)高度差異甚大,碳化矽需要7天時間才能長出2~5公分的晶錠,矽則是3天就能製作出200公分的晶棒,長晶效率相差100~200倍。

長成晶柱的碳化矽晶錠,首先會切割成晶片,經過機械研磨、化學侵蝕,將表面磨得光滑如一面鏡子,最後成為積體電路(IC)基板。

目前主流的碳化矽基板為6吋(150mm),而意法半導體(ST)率先於2021年8月宣布,在瑞典Norrköping工廠製造出全球首批量產8吋(200mm)碳化矽基板。預期2022年起,基板大廠Wolfspeed(前身為科銳Cree)、貳陸(II-VI)及Qromis也將陸續推出8吋碳化矽量產基板,可望大幅提升全球第3類半導體晶片產能。

磊晶(Epitaxy):碳化矽基氮化鎵,被視為未來主流

磊晶是指透過在原有的基板上,長出薄薄一層結晶,以達到強化工作效能的目標。通常在磊晶過程中,會經過2個步驟:先在基板表面沉積化學物質,而後才會在基板上形成薄膜,俗稱磊晶。

就難度來講,碳化矽磊晶的挑戰相對較小,因為碳化矽採用的磊晶材料與基板相同,晶格匹配度較高,主要用途是優化晶圓的晶體結構和品質。相較之下,第3類半導體的另一個關鍵材料——氮化鎵(GaN),磊晶技術的好壞就是非常關鍵的要素。

受限於材料本身的特性,氮化鎵基板(目前用於功率元件的基板,還在研發階段)尚未量產,即使做成了氮化鎵基板,成本也高達2000~3000美元,比一般矽基板(僅35~55美元)貴上許多。因此,氮化鎵大多是在矽、碳化矽或藍寶石基板上磊晶,以加速產品上市時間。

出於成本考量,加上與互補式金屬氧化物半導體(CMOS)製程相容,現階段主流的氮化鎵技術是將氮化鎵磊晶長在矽之上的矽基氮化鎵(GaN on Si)方案。台積電即是採用此晶圓代工技術,為第3類半導體元件龍頭納微半導體(Navitas)代工生產氮化鎵功率元件。

長期而言,碳化矽基氮化鎵(GaN on SiC)被視為是未來的主流技術,因為碳化矽基板的導熱性優異,氮化鎵磊晶層的品質較佳,適合高溫、高頻、高功率的產品,如5G基地台、低軌衛星應用。

整體來看,無論是碳化矽或氮化鎵,將來在應用上都會用到碳化矽基板,「得碳化矽基板者得天下」已成為業界共識,國際大廠也陸續透過併購,取得碳化矽基板技術。

張翼分析,台灣過去在LED(發光二極體)產業中,已累積不少氮化鎵磊晶的相關技術和製作磊晶的設備商,這些磊晶設備商會與做磊晶的業者互相交流,因此技術門檻相對不高。國內目前也有環球晶、盛新材料和穩晟投入相關技術,期盼在第3類半導體大戰中,為下一座護國神山打下地基。

IC設計:上游材料、後端製程,都會影響良率

對於IC設計來說,由於高純度的碳化矽材料取得不易,再加上碳化矽基板、磊晶製程困難,對IC設計是很大挑戰,因為「要拿到長得很整齊的基板、磊晶不容易,這也是決定良率很大的因素。」強茂營運長陳佐銘說。

IC設計的好壞,不僅受上游晶圓製作的影響,也與下游晶圓代工的環節息息相關。國立中央大學校長副校長綦振瀛指出,製作第3類半導體晶片,IC設計商一定要與晶圓代工廠密切合作,確保設計出來的產品能夠有相對應的製程,才能做出元件。

陳佐銘補充,IC設計過程中,需要考量材料品質而調整設計,若只是將設計做得很理想,但後端製程做不到設計要求也是徒勞。

綦振瀛強調,第3類半導體的材料與製程還不是很成熟,因此設計的產品與製造出的成品常有特性差異(因材料品質或製程條件的變動而偏離目標值)與穩定度問題,因此要發展相關晶片,IC設計者必須了解材料的元件特性才有利於產品開發。

目前第3類半導體強者大多集中於歐美兩地,源自於地方產業的帶動所致,如汽車、工業,對於功率元件需求龐大,讓第3類半導體有發展舞台。台灣產業則較偏重消費型電子產品,側重邏輯、數位、通訊晶片設計,這也是台灣即使有多家IC設計業在全球前10名,在第3類半導體仍有人才稀缺的問題。

製造、封測:台灣可借重矽製程經驗,解決材料挑戰

相比於第1類半導體「矽製程」的製造與封裝,動輒需要整合30~40層材料,國立陽明交通大學國際半導體產業學院院長張翼認為,第3類半導體僅需10~20層,難度應該屬於中等。

不過,層數少,雖說複雜度較低,卻未必簡單。受限於材料的不同,每一步的層數疊加都有其挑戰。鴻海研究院半導體研究所所長郭浩中指出,第3類半導體製造與封測的技術門檻,來自於材料、製程經驗,以及後端的封裝技術,懂得材料的know-how(知識技能),才有辦法做出來。

此外,也因為材料的不同,許多製程必須透過不同的機器來執行,無法與過去的矽製程設備完全通用,因此,機器生產製造商與晶圓代工的製造商必須共同討論製程研發的需求,以開發適用的機器設備。現階段,由於台灣的第3類半導體產業尚未規模化發展,市場上並沒有相關的機器設備供應商。

不過,由於台灣在矽的製造、封測製程上,原本就擁有高度的技術含量,長久來看仍可借重矽微影、薄膜、蝕刻等製程生產製造流程的基礎,以解決材料挑戰。

張翼分析,台灣的主要優勢是技術研發的速度快、成本低,如果可以結合過去矽的產業聚落,即使投入的時間、資金落後於歐美國家,未來在量產時不一定會持續落後,甚至有可能反轉局勢。

舉例來說,台灣的封裝產業過去已累積相當多應用於功率元件,以矽為基礎的IGBT(絕緣閘雙極電晶體)封裝測試技術,要將相關技術從矽轉移到第3類半導體相對容易,所以將來量產第3類半導體,台灣仍占有許多優勢。

IDM:第3類半導體的主流運作方式

IDM是指垂直整合製造商(Integrated Device Manufacturer, IDM),意味可以*從晶片設計、生產製造、封裝測試等都一手包辦的公司,這種商業模式也是半導體發展之初的主要運作方式,如早期的英特爾(Intel)。

然而,隨著產業的發展和半導體製程的演進,在設計、技術研發上的成本拉高,生產製造的費用也不停墊高,半導體產業鏈一條龍的運作模式逐漸出現轉變,半導體市場逐漸走向專業分工,例如晶圓、IC設計、製造代工、封測等流程,形成更多半導體產業的切分。

如今,進入第3類半導體領域,由於產業發展處於較初期階段,研發成本不像第1類半導體產業追逐先進製程,動輒斥資千億美元,而且大多數專利還都掌握在少數廠商手中,因此多由IDM公司主導,關鍵業者包括英飛凌(Infineon)、羅姆半導體(ROHM)、安森美(onsemi)、恩智浦(NXP)與Wolfspeed。

責任編輯:林美欣

訂閱電子報 友善列印 字體大小:
獲取產業訊息零時差!立即訂閱電電公會電子報。