訂閱電子報∣ 友善列印字體大小 文章分享-Facebook 文章分享-Plurk 文章分享-Twitter
降低AI設計門檻!工研院攜手新思打造AI晶片設計實驗室,開發時程縮短三成
數位時代簡永昌
獲取產業訊息零時差!立即訂閱電電公會電子報。

AI晶片成為重要趨勢!工研院認為,設計AI晶片門檻高,攜手新思打造實驗室,要讓門檻降低、連系統業者也能上手。

根據IEK Consulting的調查,到了2030年,AI(人工智慧)將會在全球創造約15.7兆美元(約台幣471兆元)的市場,GDP也將會成長14%,可見AI將會是下個十年重要的技術。

以半導體為重要經濟發展的台灣,該如何抓住這樣的機會,鈺創董事長、台灣人工智慧晶片聯盟會長盧超群直言,「肯定是要AI on Chip。」

只是設計人工晶片說來簡單,要真正完成其實仍障礙重重。工研院看到市場上需要有一個更便利的平台跟工具,輔助有心投入人工智慧晶片設計的業者,因此攜手新思科技(Synopsys)成立「人工智慧晶片設計實驗室(AI Chip Design Lab)」,希望透過實驗室的成立,集結更多業者投入裝置端AI晶片技術的開發,協助台灣半導體產業以及加速台灣AI晶片的發展。

攜手EDA市場龍頭新思科技,加速AI晶片的發展

此次合作的對象「新思科技」,是一間電子設計自動化(Electronic Design Automation,EDA)的公司,專注於晶片設計、驗證、晶片智慧財產權和軟體安全性。根據ESD Alliance協會的統計,全球EDA市場由新思科技、益華電腦(Cadence)及明導國際(Mentor Graphics)三家美商壟斷,市占率高達60%,其中新思科技更位居市場龍頭。

新思科技全球資深副總裁暨亞太區總裁林榮堅就表示,為響應AI on Chip的示範計畫,將加碼8億新台幣在台投資,也預計再招募110名研發人員,將原有的團隊擴大到200人,協助推動AI成為台灣新世代的科技產業。

他進一步解釋,這次與工研院的合作由新思科技提供EDA工具、矽智財(IP)以及快速開發與驗證平台,工研院則是提供AI系統晶片參考設計以及軟硬體客製化技術服務,共同打造這個設計平台。

AI晶片設計大不同,如何滿足不同應用需求成關鍵

工研院資通所所長闕志克就點出,在全球前十名的IC設計企業中、台灣就搶下3個席次,可見除了晶圓代工之外,台灣在IC設計也有一定的實力。但是過去台灣在IC設計上主要聚焦在標準通用晶片,包括無線通訊、影音運算或是有線高速傳輸介面等,不僅是已具有基礎架構,軟體開發也相對單純。

步入AI的時代後,在各種不同情境中,都必須了解效能表現跟運算力需求,已不再像過去透過標準通用晶片可以滿足,因此除了目前市場上比較具規模的IC設計公司有能力跨足AI晶片設計外,其餘的IC設計將面臨到架構配置、設計時間、成本等多重考量,阻礙產品上市的時間。

成立實驗室,小型IC設計公司與系統業者成潛在受惠商

實驗室的成立,正是對於規模較小的IC設計公司,甚至是不具有IC設計能力的系統整合(SI)業者,提供一個絕佳的解決方案。闕志克表示,透過實驗室軟硬體的資源協助,將可縮短30-50%的開發時程,不僅是加速了AI上市的速度,同時降低了業者進入AI晶片設計的門檻。

舉例來說,不管是小型規模的IC設計公司,或是系統整合業者,當他們擁有一個AI使用情境卻不知如何下手時,實驗室就可以提供一個公版的架構配置作為初步的參考,並利用軟體協助,來測試這樣的配置是否能滿足終端情境在AI效能表現跟運算力的需求,如果有需要調整的地方,工研院也能提供建議,協助做出更客製化的AI晶片。

因為AI時代下資訊量的產生將越來越龐大,能夠在終端裝置上先進行運算、即所謂的邊緣運算(Edge Computing),對於資料中心的負擔將能大幅降低。但終端裝置大如自駕車、小到穿戴裝置都算是,不同應用的運算力需求各有不同,不再是過去能靠一招打天下,這是研發AI晶片的難處、同時是人工智慧晶片設計實驗室誕生的主要原因。

實驗室成立減少開發週期,提升25%效能表現

新思科技全球副總裁暨台灣區總經理李明哲就解釋,實驗室整合了建構AI架構設計、AI編譯器研發以及AI軟硬體整合等關鍵技術,不僅可以改善當前業界缺乏關鍵技術的窘境,也能加速晶片開發週,從過去的1.8-2.5年減少約6個月,同時也能提升AI晶片效能達25%,強化AI的技術能量。

實驗室已於今(21)日正式揭牌並開始試營運,目前先提供AI SoC(系統單晶片)參考設計平台等服務,預計2021年10月正式營運後,將可提供業者AI晶片系統設計及軟體開發、AI晶片系統驗證等服務。

責任編輯:錢玉紘

訂閱電子報 友善列印 字體大小:
獲取產業訊息零時差!立即訂閱電電公會電子報。