訂閱電子報∣ 友善列印字體大小 文章分享-Facebook 文章分享-Plurk 文章分享-Twitter
7nm是最後一個主要節點?
獲取產業訊息零時差!立即訂閱電電公會電子報。
越來越多的設計和製造難題帶來了越來越多的問題:10/7nm 之後還將怎樣延展?有多少公司將參與進來?它們將要應對哪些市場?

至少,節點遷移將在數值繼續下降之前往水準方向擴展。在 7nm 節點,預計將會出現比之前任何節點都更重要更顯著的改進,所以 10/7nm 不會只有一個版本,而很可能在前進到 7/5nm 之前至少會有兩三次(或更多)反覆運算。

在這種減速背後,前端設計和後端製造的隔離也越來越大,造成這種情況的關鍵原因有幾個。首先,節點尺寸縮小的成本已經變得非常高昂,已經不再是一個自然而然的決策了,即使對於最大的公司來說也是這樣。尤其是無晶圓廠晶片製造商也正小心謹慎地採用昂貴的新工具和新方法,因為在領先節點上的高容量市場機會更少了。蘋果和三星等系統供應商已經開始為移動手機開發自己的晶片,而穀歌、Facebook、亞馬遜和微軟也已經開始為雲設計自己的晶片了。這種情況所帶來的淨影響是高容量市場變少了,使得其它企業難以收回投資成本。

“對於一些應用而言,尤其是移動和雲基礎設施,它們必須驅動性能增長。”Cadence 總裁兼 CEO 陳立武說,“它們正在下降到 10nm,而且它們還將繼續下降到 7nm 甚至 5nm。但性能和價格延展的速度已經放緩,而成本正在上揚。現在已經沒有非常大的性能差異了。所以對於一些公司來說,已經沒有什麼讓人信服的理由去下降到 7nm 了。這取決於產品、開發週期和差異化三角(delta of differentiation)。”
 
幸運的是,過去 18 個月出現了一些新市場。儘管這些市場沒有任何一個有希望帶來十億以上單位的需求(而在移動手機市場這是有可能的),但它們合在一起形成了一個更大的市場機會,其中包括汽車和醫療電子,用於機器學習、人工智慧、增強現實/虛擬實境、IoT/IIoT 的晶片,以及可以按需優化的更靈活的伺服器架構。

作為參考,SEMI 曾表示汽車電子市場預計將在 2020 年達到 2800 億美元,而據 SEMI 的 CEO Ajit Manocha 表示,醫療電子市場則將在 2024 年達到 2190 億美元。甚至還有更亮眼的資料,預計 2 萬億美元的電子產品供應鏈將在未來五年內翻番,達到 4 萬億美元。與此同時,相比於過去十年裡個位數的低增長,半導體行業正表現出健康的 12% 的增長。

Manocha 說:“這是個新情況。晶圓廠設備增長高達 23%。”

並不是所有這些新興市場都需要用最新工藝節點生產的晶片。即使是在汽車領域,雖然目前有正在 7nm 節點開發的複雜 ADAS 邏輯,但同一款汽車的其它晶片則是在更老的節點上開發設計。而對於 IoT/IIoT,許多晶片都是用 200mm 晶圓工藝製造的,這使得它們的設計和製造要便宜得多。

這個情況的短期缺點是會造成巨大的產能短缺。為了緩解這一產能危機,據 SEMI,中國已有 6 家新的 200mm 晶圓廠正在建造中,其它地方還有另外 2 家。這其中至少有一部分原因是源於對已有工藝節點的發展機遇的關注。根據這些其它市場的進展情況以及它們遷移到更新工藝的方式的不同,一些目前仍在研發之中的技術推廣到整個市場的速度也會受到影響。

造成減速的第二個原因是在先進節點上,設計、檢查和測試晶片的難度更大了。熱、靜電放電和電磁幹擾等物理效應在 7nm 節點比在 28nm 節點更加顯著。另外要讓信號穿過更細的線也需要更多電力,電路對測試和檢查以及晶片上的熱遷移也更加敏感。所有這些需求都要被考慮進來,並且使用多種物理類比、模擬和原型設計方法進行模擬。

這在智慧手機領域已經非常糟糕了,而智慧手機晶片可以在數億乃至數十億的設備中銷售而得到補償。但隨著先進節點晶片進入汽車和醫療應用中,它們還將在安全性方面受到更大的制約。在汽車中,晶片需要在惡劣的環境條件中以嚴格的運行參數工作十年以上。

“理想情況下,你需要檢查所有東西,但這需要時間和金錢以及對計量技術的大量投資。”ASML 應用產品管理總監 Henk Niesing 說,“對於隨機缺陷,你仍然在這一領域。但這樣的話,你就不需要增加更多計量。你可以在計算方面做到更多。”

遷移變慢的第三個原因是儘管人們對光刻問題(多重圖案、掩模對準、更好的抗蝕劑和 EUV)有很大的關注,但這只是冰山一角。高數值孔徑 EUV 將很有可能將光刻推進至至少 2nm,甚至可能達到 1nm。但從 10/7nm 開始,邊緣放置誤差等問題的影響就變得越來越大了。接觸也將需要新的材料。還有一直以來都是一個可控問題的線邊緣粗糙度( line-edge roughness)也正變得越來越棘手。

重點關注新材料和數量
因此,簡單地降低尺寸已經不再有效了。一種方法不能解決所有問題,即使在一些可以應用同樣方法的地方,企業也必須根據終端市場、供應鏈甚至特定代工廠工藝的 IP 可用性進行權衡。簡單來說,解決這些問題不再是對過去方法的線性擴展,而且顯然越來越強調使用新的材料來解決問題,即新的化學方法,有些涉及到自由基、不同的元素或元素組合,有些需要使用熱、冷、壓力或真空等一系列步驟來開發。

比如說,新的工具和材料類型可以解決邊緣放置錯誤(EPE)問題。EPE 基本上就是指想要得到的 IC 佈局和實際印刷結果之間的差異。

“你可以使用材料來解決邊緣放置問題,”Applied Materials 蝕刻和圖案化策略副總裁 Uday Mitra 說,“它成本效益更好,且允許更激進的擴展,這反過來又能帶來更寬鬆的設計規則。材料也比光刻便宜,所以你不必為所有一切都使用 EUV。”

除了材料之外,該行業也正受益於原子層蝕刻(ALE)的興起。和通過連續的方式移除材料的傳統蝕刻工具不同,ALE 有望在原子尺度上選擇性地和準確地移除目標材料。

“改善單位電晶體成本的唯一方法是與材料創新一起,”Mitra 說,“所以即使當掩模沒有對準時,你也可以選擇性地蝕刻掉僅僅一部分材料。這樣你就不必擔心邊緣放置,用於放置問題的材料可以繼續擴展,而不會造成產出問題。”

這是一種方法。另一種方法是計算建模(computational modeling),而且這兩種方法並不相互排斥。從設計的前端的跡象來看,晶片製造商和代工廠的工作需要比過去遠遠更多的工具。比如,在驗證方面,需要使用多種類型的加速硬體來提升可靠性。而在製造方面,大部分先進設備都在前沿節點上。為了應對世界各地日益增長的數量,銷量預計將保持穩健,半導體行業應該會更加嚴肅地對待不同的方法,而不只是縮小器件尺寸。

材料是這一思想的一個重要延展。德國 Merck 的業務領域半導體封裝解決方案負責人 Benedikt Ernst 說定向自組裝(DSA)技術正在取得進展,可作為 EUV 的輔助技術。這兩種技術都嚴重依賴於新材料。

DSA 也已經得到了先進節點擴展領域從業者的興趣,可被用作一種減少線邊緣粗糙度(LER)的方法。
Coventor 首席技術官 David Fried 說,LER 一直以來都是一個問題,但在 7nm 和 5nm 節點,這個問題變得更加糟糕,因為圖案的尺寸正開始接近 LER 的尺寸。

“你實際上可以通過定向自組裝改善圖案,”Fried 說,“還將有沉積、蝕刻和清潔技術,可以用於在圖案化流程和整體集成流程中改善圖案粗糙度。”

其他人則在使用所謂的平滑化(smoothing)技術來解決 LER。這是通過使用 ALE 對圖案的粗糙邊緣或孔進行平滑或修補來完成的。
 
新結構和新方法
“目標是獲得可用的增長空間並加以利用,”Teklatech CEO Tobias Bjerregaard 說,“我們必須使設計工作更簡單輕鬆。隨著功率密度上升,我們看到時序和可佈線性的問題也越來越多。可佈線性和功率使得我們難以修復時序,而在最先進的節點上,這個情況更糟糕。”

這也是 Imec 和 Leti 等研究機構以及台積電、英特爾 Custom Foundry和三星 Foundry 等的繪圖板上有如此之多的新型電晶體的原因之一。其中有的是納米片(nanosheet),有的是垂直和水準的納米線(nanowire)。到目前為止,我們還不能確定哪些會取得成功。

但晶片製造商表示任何未來的解決方案現在都需要得到更全面的考量。隨著新興市場開始得勢,整個半導體行業可能需要一次重置,從初始概念和晶片架構一直到光刻、製造工具、材料以及生產前後的檢驗與驗證。好在為最先進節點開發的技術也可用於更老的節點,這有助於降低實現好產量的成本和時間。

另一種選擇是將不同節點開發的不同計算元素放到一起來開發晶片。英特爾和三星正在領導半導體行業向最先進的節點衝鋒,但它們也在為 fan-out 封裝開發過渡技術,有望包括那些在不同工藝節點開發的技術。所有主要的代工廠和封裝廠也都在這個方向上努力,因為其可以讓最先進的節點用於更一般的邏輯結構,從而可與在更老節點開發的其它元件集成起來。

“我們正看到 CoWoS(chip on wafer on substrate)被用於雲伺服器,在這裡你需要更多晶片、更多記憶體和一個用於高性能和高頻寬但成本不會太高的 silicon interposer。”台積電的一位總監 Tom Quan 說,“而 InFO(Integrated Fan-Out)足以滿足移動和物聯網市場的需求。你可以創造更多衍生,並將它們並排或重疊放置,而且你可以在模塑膠中增加幾個重新分配層(redistribution layers)。”

即使在這裡,也有新材料在開發中。
“在抗蝕劑和導電膠方面,有大量研究項目。導電膠是使用預封裝來替代鉛。” Merck 的 Ernst 說,“其中一些方法要使用非常厚的抗蝕劑來產生銅柱,可厚達 200 微米。DSA 也進展良好。即使目前還沒有實現商業化,但研究一直在持續。但現在已經沒有根本性問題了。與此同時,對於已有的節點,我們需要非常純淨的材料。你可以縮小結構的尺寸,但不能縮小光刻的,而那需要在前端和後端的新材料。”

結論
過去幾十年來,肯定是自 45nm 節點以來,半導體行業製造方面的大多數公司都執著於將 EUV 推向市場。現在,它開始實際生產了,大家都在欣慰地感歎我們發明的一種最為複雜的技術終於開始工作了。儘管這無疑將有助於擴展到未來的節點,但市場正在往許多方向發力,而不只是縮減到更小的特徵尺寸。

對於一些企業來說,縮減尺寸的關鍵總是與成本相關。對於另一些企業,則是重在功率和性能。然而在最先進的節點上,這三個因素的實現都在變得更加困難,且替代方法也越來越受歡迎。這並不意味著尺寸縮減陷入了困境。但這卻實實在在意味著這個方法並不是對每個人都有用,而且它可能並不是唯一的方法的,即使是在那些使用了最小特徵尺寸的設備中也是如此。摩爾定律現在還好好活著,但它已經不再是唯一的發展道路了。取決於市場和市場份額的不同,它可能也不再是最好的方法了。
訂閱電子報 友善列印 字體大小:
獲取產業訊息零時差!立即訂閱電電公會電子報。