半導體產業發展40餘年，始終根據英特爾創辦人之一Gorden Moore所提出的「摩爾定律」前進，直到如今，半導體製程的技術已經微縮至40奈米，甚至是32奈米及28奈米。與全球半導體的技術水準來相較，台灣兩大晶圓代工廠──台積電及聯電的技術表現，可說是不遑多讓。 台積電於2008下半年宣布，該公司的40奈米泛用型及40奈米低耗電製程正式進入量產。據了解，40奈米製程是目前半導體產業最先進的量產製程之一。台積電的40奈米泛用型製程適用於高效能的產品應用，例如中央處理器、繪圖處理器、遊戲機、網路、可程式化邏輯閘陣列（FPGA），以及硬碟驅動晶片等產品應用。40奈米低耗電量製程則適用於通訊基頻晶片、應用處理器、可攜式消費產品以及無線通訊產品等應用。
更進一步檢視其技術細節，台積電的40奈米泛用型及40奈米低耗電製程的晶片閘密度（Raw gate density），最多可達65奈米製程的2.35倍。與65奈米泛用型製程相較，在相同的漏電流水準下，40奈米泛用型製程的效能增加幅度可達30％。如果在相同的運轉速度情況下，其漏電流減少幅度則可達70％。此外，其操作功耗減少幅度則可達45％。 另一方面，與65奈米低耗電製程相較，在相同的運轉速度情況下，40奈米低耗電製程的漏電流減少幅度可達46％，操作功耗減少幅度可達50％。據台積電表示，此一製程也創下業界SRAM單位元面積僅有0.242平方微米以及巨集尺寸最小的紀錄。
製程技術進步 開啟創新可能性
除台積電外，聯華電子亦成功採高效能40奈米邏輯技術產出客戶晶片。據了解，此大晶片尺寸的可編程邏輯晶片，具有極佳的生產週期時間及良率表現，採用三閘極氧化層與銅低介電質12層金屬層技術，與前一世代65奈米產品相比，可減少65％的耗電並提升密度達兩倍以上。 聯電的高效能45／40奈米邏輯製程採用極先進的浸潤式微影術，並且結合最新技術，例如超淺接點技術、遷移率提升技術，以及超低介電質技術等，可實現耗電與效能的最佳化，並能滿足廣泛應用產品的需求，包括系統單晶片設計的高速、低耗電、以及類比／射頻等需求等。
除已量產的40奈米技術，台灣半導體製程技術更已前進至28奈米。根據媒體報導，台積電日前的董事會已決議將大手筆投資11.168億美元，用來擴充12吋廠中的45／40奈米產能，並建置32／28奈米相關製程產能。 台積電預估今年資本支出將達23億美元，已經是全球半導體廠中，資本支出規劃第三大的業者，僅次於英特爾及三星電子。而且根據台積電的規劃，32／28奈米製程將會於2010年第1季開始生產。台積電將28奈米製程定位為全世代（full node）製程，提供了高介電層金屬閘（HKMG），以及氮氧化矽（SiON）材料等兩種選擇。
整體而言，台積電及聯電在製程技術上的持續進步，已成為台灣半導體產業及其他電子產業領域創新的堅強後盾。不過，除了針對先進製程的產能、技術提供充分準備外，晶圓代工業者也不忘針對成熟製程市場，積極開拓更多附加價值的製程技術平台與應用。例如為搶進汽車電子市場半導體主流製程，台積電便已開發完成0.18微米嵌入式Flash製程（embFlash），其中1.8至5伏的嵌入式embFlash製程，便是專門針對超低漏電以及認證過程嚴格的汽車電子市場所預備。
CMOS MEMS、3D IC 下一波潛力技術
再者，展望未來的IC技術，業界一般認為CMOS MEMS以及3D IC技術，可望成為下一波極具潛力的成長機會。工研院IEK ITIS計畫資深產業分析師李冠樺曾經指出，CMOS MEMS的應用方向越來越廣，該市場已經由智慧型手機、Netbook、行動上網裝置（MID）、低價電腦等消費性產品轉向切入醫療照護、人身安全、節能減碳等領域。此外，更展開了與RFID及GPS等技術的跨領域整合，帶動不少新興市場的商機。另一方面，MEMS Fabless業者的出現也促進了代工需求，台積電、聯電、Jazz，以及DNP等晶圓代工廠已陸續投入。預估2010年以後MEMS市場將大放異彩。 有鑑於此，台積電對投資MEMS產能相當積極，除了持續替MEMS或IDM大廠代工CMOS晶片外，現在也多著墨於後段MEMS晶片代工，預料將進一步成為Turn Key MEMS晶圓代工廠。
在3D IC方面，由於未來電子產品朝向小型化、高效能、高整合、高速，以及低成本方向發展已為必然，而3D IC技術（打線接合、TSV）能滿足未來產品所需的特性，因此近年頗受矚目。其中，包括影像感測器、3D記憶體堆疊及異質整合等，將成為帶動該市場的主要應用領域。 然而3D IC商機雖然頗受看好，但是技術與產業方面問題仍是待解決。在技術方面，包括了超薄晶圓的運送與處理、TSV製程流程選擇與技術發展、接合材料與製程的選擇、堆疊方式與製程選擇，以及封裝、測試、散熱等等問題，均是欲進入該領域的廠商所必需要去面對的挑戰。
而產業方面，不同功能晶片的整合，最終將因系統產品需求進行IC和封裝腳位等重新設計，且不同功能晶片由不同廠商提供也將提高良率損失風險；這對於採上下游分工架構的台灣半導體產業來說影響甚鉅。 對此，李冠樺建議，全球已有許多3D IC相關聯盟與組織，參與廠商眾多；對於台灣半導體市場，為了克服產業分工的環境，必須思考虛擬整合與實質分工的產業發展可能，透過平台建立來制定標準並提供共有技術共享機制有效利用資源，以加速3D IC技術的發展。
SiP特性符合趨勢 開創新方向
除了3D IC之外，存在已久的SiP（系統級）技術，亦可能為台灣半導體產業帶來新的方向。根據國際半導體技術藍圖（ITRS，International Technology Roadmap for Semiconductors）會議的官方版定義：「SiP是將多顆IC及分離式或被動式元件結合於單一封裝基板上，以提供完整系統或次系統，並用以創造較低成本、小體積與高效能的解決方案。」 對此，拓墣產業研究所（TRI）指出，消費者對於電子產品輕薄短小造型的渴望與日俱增，但是晶片製造設計卻有其先天物理極限與成本考量，此時，SiP以其能快速將不同功能晶片以堆疊或並排方式整合封裝，擁有大幅壓縮晶片模組體積與製造成本的雙重優勢，被市場視為是IC產業的新方向。 根據拓墣產業研究所的分析指出，SiP具有低成本、低功耗、低電磁波干擾及高度客製化、高度微縮化、高度彈性、高效能等特性，因此近年出貨量迅速攀升，預估2011年出貨量將從2007年的107億顆成長至128億顆。主要應用市場部分，則以消費電子產品與通訊產品為大宗，預估2009年將分別占應用市場之38％和45％。
觀諸半導體產業，就產品面來看，由於產品功能融合的發展趨勢，通訊與多媒體產品將持續發燒，因此，IC業者需具備更多元的通訊與週邊整合能力。就產業生態來看，由於全球半導體產業將呈現大者恆大趨勢，因此台灣的中小型廠在未來將會面對更巨大的競爭壓力，這是相當值得注意的生態發展。再者，在新興週邊應用的發展趨勢下，半導體製造技術除朝向奈米化製程發展外，未來MEMS、高壓製程、次世代記憶體新興發展領域等，皆是值得關注的發展方向。 |
